SNPS.EDA與IP行業的王者

本文作者:投資旅行家 - 格列佛

結論:

SNPS為Digital晶片的EDA龍頭,整體EDA市占率高達30%,IP領域也是全球第2,市占率達18%。SNPS相較於CDNS有更強的第二曲線(IP以及軟體),未來的增長機會更好,本身在EDA以及IP的市占率也高於CDNS。而EDA產業的增長來自晶片設計的日益複雜以及導入新的AI以及ML的功能,IP領域則受惠目前晶片多以SoC為主,開發商需要可靠的IP來加速晶片上市以及晶片的效能,未來兩個產業都會持續穩定向上

SNPS:營收大約維持8-10%增長,今明年EPS 5.27 / 6.02,YOY 16% / 14%,分析師普遍給予買進評等,當前市場最高Tp210,約當今年EPS 5.27的40倍,明年的35倍。由於目前本益比已經新高到35倍,不算便宜。



內文: 

SNPS營收分為三個領域,SNPS擁有穩固的EDA事業,加上IP以及軟體成為第二增長曲線。

  1. EDA:占比65%,是最大收入,產業成熟,每年增速大約6-9%,是cash cow的角色。
  2. IP:占營收20%,成長則有10-15%
  3. Software Integrity(晶片驗證以及晶片安全軟體) ; 占比大約10%,SNPS認為增速可達15-20%,是SNPS的新增長動能,也是增速最快的領域。 

figure-1


SNPS的商業模式:提供從晶片的設計軟體,設計平台,到IP提供,功能驗證,以及應用軟體來檢查晶片的漏洞以及安全性,一應俱全。

figure-2


EDA:EDA屬於工業軟體的一環 : 工業軟體從應用環節可分為研發設計類、生產調度和程序控制類、業務管理類三大領域,其中,PLM、MES及ERP分別為這三個領域中工業軟體系統的典型代表。

figure-3


IC 設計流程

  1. IC產業鏈:晶片產業鏈包括設計、製造、封裝、測試、銷售,晶片核心實力重心在晶片設計,而晶片設計離不開晶片設計軟體,EDA可謂是晶片產業鏈“任督二脈”。
  2. 晶片設計流程:晶片設計可分為前端和後端,前端主要負責邏輯實現,後端跟工藝緊密結合。

figure-4


EDA是半導體設計的基石

EDA是電子設計自動化(Electronic Design Automation),用於晶片設計時的重要工具,設計時工程師會用程式碼規劃晶片功能,再透過EDA工具讓程式碼轉換成實際的電路設計圖。IC設計中,邏輯合成這個步驟便是將確定無誤的HDL code放入電子設計自勱化工具(EDA tool),讓電腦將 HDL code 轉換成邏輯電路,並產生電路圖。之後反復的確定此邏輯閘設計圖是否符合規模並修改,直到功能正確為止。

EDA : 晶片設計分工複雜、工藝精細,所以EDA 軟體並不單指一個軟體,而是涉及近百種不同技術,涵蓋多種點工具的軟體工具集群。現今複雜的晶片包含上億電晶體,設計過程需要持續的類比和驗證,離開專業的EDA 工具而完成設計、製造是幾乎不可能的。EDA 軟體具極高的技術壁壘且類別龐雜,根據美國一家EDA 諮詢公司GSEDA(2018 年由另外一家諮詢公司收購)統計,EDA 共涉及到九十多種不同的技術,綜合了數學、圖論、物理、材料、工藝等多學科的知識。

EDA位於半討體產業的最上游,整體產業規模市場大約100e初頭,但是EDA卻是半導體RD中相當重要的一環,隨著半導體製程越來越複雜與精密每年占比呈現上升趨勢

figure-5

figure-6


EDA行業的兩大壁壘

  1. EDA位於數學、物理、電腦交叉領域,EDA 需要大量技能綜合的優秀人才。
  2. 晶片製造能力同樣重要,EDA 需要理論模型與工藝結果間的相互驗證。EDA 技術的進步需要理論的器件模型和實際工藝結果相互之間的驗證,離不開理論與實踐的結合,不僅對演算法設計能力,而且對晶圓廠的製造能力同樣提出了較高要求。只有晶片設計公司、晶圓廠多方共同合作才能達到產品理想的良率與性能,先進工藝節點是擁有先進制程的晶圓製造廠與科研團隊共同合作的結果
  • 中國目前缺乏EDA的人才,另外也缺乏足夠先進的晶圓製造製程以及經驗,因此自主開發相當困難。


EDA industry breakdown 

EDA產業主要有五個領域(傳統熟知的EDA主要在講前三個領域,與晶片設計,模擬,佈線,PCB電路圖相關)

  1. EDA前端設計:Computer aided design (CAD) and computer aided engineering (CAE) /這種產品包含軟體跟硬體。
  2. EDA後端設計:Physical design and Verification
  3. PCB 電路板圖
  4. SIP(矽智財,像是力旺在做的) 
  5. Service 

過去占比最大的在CAE(前端設計產品),但18年SIP(IP)的營收已經成為EDA中成長最快並且量體最大的產業。08年至18年,CAE的CAGR大約為6.2%,而SIP的CAGR為11.9%,從08年的10e成長到2018年的33.5e。IP產業的增長來自IP加速了晶片開發的速度,因為IP就是已經設計好,並且驗證過可以重複使用的晶片功能,尤其現在的晶片都為整合晶片,因此使用不同的IP來配合公司的核心晶片技術可以提升晶片的效能以及開發速度。

figure-7

figure-8


EDA industry 

EDA三巨頭SNPS市占率30%,CDNS市占率22%,Mentor大約13.4%。產業競爭激烈,SNPS以及CDNS每年仍投入營收的30%-40%當作RD費用,來應對半導體產業走向先進製程的設計需求。

figure-9


半導體晶片分為Analogy以及Digital chip,其中製程以及設計皆不同,因此EDA也有不同的產品。而SNPS的EDA產品更專精於設計Digital chip,而CDNS則是Analogy chip的領導者。

figure-10


EDA front end(前端設計):與晶片功能有關的設計環節

figure-11

  1. System-level design: defining the behavior, high-level step in which the behavior of a chip is actually Defined.(定義這顆晶片到底是GPU,CPU,FPGA,PMIC….) 
  2. RTL designs: The design is written in a coding language called hardware definition language (HDL), and synthesis tools are used to generate the design down to the gate level.(將設計編寫成相對應晶片的程式語言至具體的設計)
  3. Functional design: verification and synthesis, The largest investment of both time and resources in the front-end design is verification.(晶片功能驗證,確定晶片的功能與當初設計相同,是最重要的一環)
  4. Emulation hardware a growing (but lumpy) business, Emulation is a kind of functional verification tool that is increasingly being deployed in EDA.(仿真,模擬運行晶片的功能)


Back End:Physical Tools(後端設計),主要涉及到晶片的製造環節

figure-12

1. Floorplanning and Place-and-Route : allocate the area of the chip for the larger blocks of the design like memory, analog blocks, and third-party IP for the fastest connections and performance. (晶片在特定區塊設置特定功能,SNPS的產品Fusion Compiler,是目前最先進的產品,前端的Synthesis process與後端的Floorplanning and Place-and-Route整合,加快晶片設計的流程。

figure-13

2. Physical verification and sign-offOnce the circuitry has been placed and the routes defined and optimized, it is time to verify that the physical design actually performs the task that the functional design intended.(實際測試晶片可行與否),此領域最Mentor的市占率最高。

3. Other solutions include design for manufacturing and PCB tools ; The yield for a chip’s manufacturer can be enhanced by informing the designers of specific processes ahead of time so that chips can be laid out for the highest possible yield using design-for-manufacturing (DFM) tools.(利用DFM工具可以改善晶片設計,增加晶片的良率),Another aspect of EDA worth mentioning is printed circuit board (PCB) tools. These are design tools for the interaction between the IC in a multi-chip environment and also include the package design for its place in the larger system(PCB工具則是用來設計多個晶片交互工作)

4. Tape out => 成品完成,可以送工廠量產。


EDA 三巨頭,產業經歷整併,三強各有千秋

  1. SNPS : 產品全面,強項在Digital晶片,前端設計(TCDA軟件市占率達到90%),後端設計,以及Sing-off的產品市占率很高(DFM市占率50%)。
  2. CDNS : 產品全面,強項在Analogy晶片的PCB工具。
  3. Mentor : 主要強在Sign-off,但產品集成度遠不及SNPS與CDNS.

由於EDA行業只剩三家公司,基本上SNPS以及CDNS過去幾年都經過數十筆小併購。

figure-14

figure-15


IP 半導體的軍火庫

IP核(Intellectual Property Core)是指半導體積體電路設計中那些可以重複使用的、具有自主智慧財產權功能的設計模組,設計公司無需對晶片每個細節迚行設計,通過販買成熟可靠的IP斱案,實現某個特定功能,這種類似搭積木的開發模式,縮短了晶片開發的時間,提高了晶片的可靠性

多數SoC廠商依賴IP來設計SoC晶片,其本質是尋找驗證及整合IP核的過程。IP核變成了SoC設計的基礎,深刻的影響著SoC的設計。隨著需求端的快速變化,上市時間越來越短,SoC設計公司對成熟IP的依賴程度日益增加。根據imagination2015統計,設計一款處理器需要3~4年,平均成本1~2億美元, IP授權後可將成本削減到1000萬元到5000萬美元,同時減少一半的時間

半導體IP行業的客戶積累,是一個較長期的過程,客戶黏性較強,主要原因為:

  1. IP技術護城河的形成,無論硬體、基礎軟體和應用軟體,都需要長時間研發投入的積累。
  2. IP模組和晶片設計企業客戶的研發體系是深度整合,IC設計企業的技術積累,全都基於所採用的IP,因此轉換成本較高。
  3. 上下游生態網路的建立,對於IP授權企業來說,本身就是護城河。這是由於客戶在選擇晶片設計提供商時,極為謹慎,會重點關注其是否有相應的成功案例。
  • 以上三點,決定了IP授權行業,往往形成贏家通吃的競爭栺局,新近廠家,較難在短時間內超越競爭對手。


市占率:第一名是ARM,擁有大量的手機晶片IP,市占率高達40.8%,第二名是SNPS,市占率約18.2%,第三名CDNS市占率僅有5.9%。而力旺擠身全球第10名,市占率1.2%。

figure-16


Software Integrity:

初步了解,這個產品名為Polaris,是提供軟體品質及安全測試(專為晶片設計的防禦軟體),SNPS預估品質與安全軟體未來增長高達15-20%,是SNPS的下一個增長動能。

1) 儘早找到並修復安全缺陷。Polaris Code Sight™ IDE 外掛程式將應用程式安全性分析集成到EDA軟體中,開發人員可以在編寫代碼時解決代碼中的安全性漏洞,而無需切換工具。

2) 瞭解應用程式安全風險。Polaris將多個Synopsys分析引擎(包括Coverity和Black Duck)的結果整合到綜合報告和儀錶板中。從整體上查看應用程式安全風險,並隨著時間推移跟蹤修復進度。

figure-17


3) SNPS的軟體能力,在魔力象限之中,都擠身領導者行列。

figure-18


未來增長:主要來自晶片將更多的融合AI以及ML的功能,新一代的晶片就會需要新的製程,新的EDA軟體,新的IP,持續推升SNPS的增長,也就是晶片的製程,功能,不斷提升,EDA這個行業也會持續增長

Future growth; DL Chipset; Synopsys tools incorporate AI/ML technologies while enabling AI processor development.

  1. Design and verification tools for AI processors
  2. Leading AI-based chip design technologies
  3. IP solutions designed for AI applications

figure-19


Q2 財報摘要:重申全年營收,小幅上修EPS,第四季表現將強勁

  1. Q2 rev 834.4M, eps 1.01,雙雙擊敗預期,OPM達到22.7%也高於預期的20.7%。
  2. Positive ; EDA營收在華為的衝擊下,仍然保持mid-high single digits。其中Fusion產品的Tape out數量 QOQ增長200%,表現很好。
  3. Issue:第二季在軟體的表現不佳,增長只有3.8% YOY,與管理層的15-20%的目標相差甚遠,公司也下調今年軟體營收增長至低雙位數,但2H的表現會顯著優於上半年。主要原因為2020年初COVID-19的影響。
  4. 全年Guidance EPS小幅上修 : 因此公司重申全年的Guidance,3.6-3.65B,而EPS則小幅上修到5.21-5.28,第三季的Guidance表現普通,代表公司認為第四季的表現會很強勁,才能符合全年的Guidance.


SNPS VS CDNS 

SNPS的營收65%是EDA,IP 25%,軟體10%

CDNS的營收88%是EDA,IP大約12%,尚無軟體收入。

figure-20  figure-21


由於SNPS擁有新的增長曲線(較高占比的IP and軟體生意),獲利增長更好。

SNPS:營收大約維持8-10%增長,今明年EPS 5.27 / 6.02,YOY 16% / 14%,EPS增速更高,但軟體的增長還需要觀察能否兌現管理層提供的指導。

CDNS:營收大約維持8-10%增長,今明年EPS 2.43 / 2.69,YOY 12% / 9%


獲利可參考JPM的預估

figure-22


封面來源:Synopsys


以上內容容純屬個人經驗分享,任何投資都有其風險,本網站之文字、數據、資料與服務僅供參考,無任何推介買賣之意,讀者應獨立判斷,審慎自我評估並自負投資風險,特此聲明作者、本公司與所屬員工不負任何法律責任。